钱诚

研究员，研究组组长

Email：qiancheng@@gdiist.cn

个人简介：

2004年毕业于中科大少年班系，2010年毕业于中科院计算技术研究所，获博士学位。先后在中国科学院计算所龙芯、寒武纪团队、上海脑中心进行高性能通用处理器（CPU）和神经网络处理器（NPU）项目的研发工作，在超大规模集成电路设计领域拥有丰富的工程经验，已授权发明专利11项以上，发表SCI论文8篇。2016年至今主要进行深度学习处理器产业化工作，担任寒武纪科技公司副总裁，从2017年起主要负责智能计算系统生态、智能处理器芯片生态和高校合作，建立了寒武纪科研项目部和政府事务体系，组织团队先后申请和承担科研项目50余项。近年来先后主持和参与集成电路领域重要科研项目4项，参与的芯片设计相关项目10项以上。2019年起先后担任张江实验室脑智院类脑计算系统平台主任、总工程师。曾获得中科院北京分院科技成果转化特等奖、2019年度中国科学院杰出科技成就奖“深度学习处理器体系结构研究”（集体）等奖项。担任社会职务有全国高校人工智能大数据联盟专委会副主任、中国大数据与智能计算产业联盟专家委员会常委、欧美同学会金融委员会委员和科技部专家库专家等。

认知与决策计算系统研究组：

本研究课题组通过借鉴脑神经结构及信息处理机制，深度交叉融合智能计算与神经科学、认知科学、心理学等学科，依托横琴智能超算智能算力，研发一套分布式计算框架、算法引擎、工具和模拟平台，致力于在数字内容智能生成，认知决策智能等方面突破现有人工智能模型，实现‘机制类脑，行为类人’的下一代类脑计算系统，从而让机器可以从事更多智力型、创造型劳动，并帮助人类进行高效决策。

代表论著：

（1）Chen L, Cong M, Huang J, Cheng Q, et al. A novel hardware/software partitioning for SIMD-based real-time AVS video decode, Multimedia Tools and Applications, 2014, 71(3):1651-1671.

（2）钱诚, 沈海华, 陈天石,等. 超大规模集成电路可调试性设计综述，计算机研究与发展, 2012, 49(1):21-34.

（3）钱诚, 刘道福, 陈云霁. 多核处理器片上网络trace压缩方法，高技术通讯, 2011, 21(3):254-260.

（4）Hu W, Chen Y, Chen T, Cheng Q，et al. Linear Time Memory Consistency Verification，IEEE Transactions on Computers, 2011, 61(4):502-516.

（5）Li L, Chen T, Chen Y, Cheng Q, et al. Brief announcement: program regularization in verifying memory consistency， Proceedings of the, ACM Symposium on Parallelism in Algorithms and Architectures, SPAA 2011，San Jose, Ca, Usa, 2011.6.4-6.7

专利：

（1）CN201610979814-加速深度神经网络算法的加速芯片的运算装置及方法；

（2）CN201510824901-多输入多输出处理器流水线数据同步装置及方法；

（3）CN201510863726-加法器装置、数据累加方法及数据处理装置；

（4）CN201510862723-数据累加装置、方法及数字信号处理装置；

（5）CN201510825061-流水级运算装置、数据处理方法及片上网络芯片；

（6）CN200910237056-实现多核处理器EJTAG可调试性的装置及系统；

（7）CN201210082890-实现H.264的CAVLC的熵解码器和方法

（8）CN200810247389-一种门控时钟系统及其工作方法

（9）CN200910238032-一种DMA控制器的控制装置及控制方法

（10）CN200910237057-包含四条指令的支持快速傅里叶变换运算的方法

（11）CN201710334303-数据处理方法及装置